注册送钱,助您成为大富翁!
 
当前位置: 首页 » 资讯 » 机械制造 » 新思科技新Speedster7t FPGA首次通过硅验证

新思科技新Speedster7t FPGA首次通过硅验证

放大字体  缩小字体发布日期:2021-10-12 09:06  浏览次数:50
摘 要:新思科技宣布,Achronix 公司使用新思科技的综合设计、验证和IP解决方案,其新Speedster7t FPGA首次通过硅验证。 高性能计算和
  新思科技宣布,Achronix 公司(http://www.maoyihang.com/company/)使用新思科技的综合设计、验证和IP解决方案,其新Speedster7t FPGA首次通过硅验证。

  高性能计算和机器学习系统的关键是高片外存储带宽。为了让Speedster7t  FPGA支持高带宽和人工智能/机器学习(AI/ML)工作负载,Achronix选择了思思科技的解决方案,以缩短其上市时间。

  新思科技的DesignWare  IP产品(http://www.maoyihang.com/invest/)组合帮助Achronix完美实现了Speedster7t  FPGA所需的内存性能和实时数据连接。与市场上的其他解决方案相比,DesignWare逻辑库IP可以减少4%的占用空间,并提高8%的时序。对于高速设计来说,这两个指标的提升非常重要。
 
  此外,DesignWare嵌入式内存IP(包括双端口SRAM)可以降低Speedster7t  FPGA的功耗,DesignWare  DRD4 IP具有全面广泛的可靠性、可用性和可维护性(RAS)能力。PCI  Express  (PCIe) 5.0延迟低,可以支持16条链路和512位数据路径宽度,因此可以提供更大的带宽和更好的功耗效率。Achronix期待与思思科技的长期合作,并计划在下一次设计中继续使用DesignWare  IP。
 
  在外形尺寸受限于面积和功率的情况下,思思科技的Fusion设计平台能够以市场塑造力帮助Achronix实现高带宽计算所需的性能。测试、执行和金牌签约技术的独特融合,使Achronix能够在系统规模层面更大程度地降低设计裕度,实现更好的整体设计衔接,帮助Achronix加速实现首次硅片成功。
 
  新思科技的定制设计平台有助于减少在7 nm  Speedster7t  FPGA中设计、布局和模拟高性能定制电路所需的时间和精力,并且具有特定节点的特性,可以提高开发人员的工作效率。
 
  Achronix还利用思思科技验证连续体平台中的关键功能验证产品对其FPGA进行验证。新思科技的VCS仿真解决方案可以加速仿真性能,其验证IP可以提供更快的验证环境创建速度,而VC  SpyGlass  RTL静态签核工具(http://www.maoyihang.com/sell/l_5/)提供早期设计漏洞检测功能。
 
 
[ 资讯搜索 ] [ 加入收藏 ] [ 告诉好友 ] [ 打印本文 ] [ 关闭窗口 ]

 
0条 [查看全部]  【新思科技新Speedster7t FPGA首次通过硅验证】相关评论

 
推荐图文
推荐资讯
点击排行