新版本为大规模芯片设计提供了有效的解决方案，具有更高的编译效率和更好的分段性能。为高密度原型验证系统逻辑矩阵LX的客户提供更好的操作体验，大大提高大型SoC验证的效率
目前，SoC设计规模正在迅速扩大，导致合成所需的时间随着设计规模的增加而增加。对于设计规模为数亿甚至数十亿门的SoC设计，如果将整个设计映射到FPGA进行设计合成，则合成过程将需要几天甚至几周的时间。因此，在RTL级别进行分割之后，需要进行并行合成。Ppro-7可以很好地实现大规模SoC设计的RTL级自动分段。它还允许用户将多个编译任务分配到计算机集群进行并行编译，大大缩短了设计编译时间，加快了版本生成速度，提高了验证效率。大规模SoC设计中的另一个难点是时序优化。
Ppro-7提供系统级时序分析：在布局之前，工程师可以根据时序分析报告快速评估细分后的系统性能，并可以立即调整和优化策略，而不是在布局后发现系统性能不达标；布局完成后，可以对整个系统进行时序分析，快速找到时序关键路径，进而分析时序优化策略。传统的i/o布局极大地限制了验证系统的规模。
ppro-7 SerDes的TDM模式将级联规模至少增加了一倍，突破了i/o数量的限制。
Ppro-7提供系统级时序分析：在布局之前，工程师可以根据时序分析报告快速评估细分后的系统性能，并可以立即调整和优化策略，而不是在布局后发现系统性能不达标；布局完成后，可以对整个系统进行时序分析，快速找到时序关键路径，进而分析时序优化策略。传统的i/o布局极大地限制了验证系统的规模。
ppro-7 SerDes的TDM模式将级联规模至少增加了一倍，突破了i/o数量的限制。
ppro-7不仅适用于LX系列企业(http://www.maoyihang.com/company/)级高密度原型验证系统逻辑矩阵，还适用于核心瞳孔逻辑系统ls，支持出货多年，市场占有率较高，惠及众多老客户。
目前，全球已有500多家公司(http://www.maoyihang.com/company/)部署了Sier原型验证系统，其中包括6家世界排名前15的半导体企业和7家中国排名前10的集成电路设计企业。
